Den vollständigen Blog-Beitrag finden Sie auf Englisch hier:
»A (somewhat) gentle introduction to lattice-based post-quantum cryptography«
Den vollständigen Blog-Beitrag finden Sie auf Englisch hier:
»A (somewhat) gentle introduction to lattice-based post-quantum cryptography«
Das Fraunhofer AISEC hat in Zusammenarbeit mit Google und lowRISC® die Hardware-Sicherheit des OpenTitan-Chip (OpenTitan-Silicon-Root-of-Trust) untersucht. Ziel war es, die Sicherheit von OpenTitan® unter einem starken Angriffsmodell zu analysieren, bevor der Einsatz in Servern und Chromebooks erfolgt. Die Evaluierung untersuchte die zentralen Sicherheitseigenschaften von OpenTitan und führte zu mehreren Härtungsmaßnahmen sowie Verbesserungen der Sicherheit.

Als wir das PQC-Update 2026 eröffneten, stand eine Frage im Raum: Ist Post-Quanten-Kryptografie noch Zukunftsmusik – oder längst Alltag für Behörden, Industrie und Standards? Die Antworten unserer Vortragenden waren überraschend konkret: Niederländische Leitfäden, deutsche Ausweise mit PQC, neue Sicherheitschips, aktualisierte Internet-Standards, Roadmaps einer kritischen Infrastruktur und Werkzeuge, die schon heute Ihre Krypto-Altlasten sichtbar machen. Wer nur wissen will, ob man sich jetzt kümmern muss: Ja. Wer wissen will, wie, liest weiter.

Wie können wir der Hardware vertrauen, die das Herzstück unserer vernetzten Welt bildet? In diesem Interview mit der Forschungsfabrik Mikroelektronik (FMD) erläutert Dr. Matthias Hiller, Leiter der Abteilung Hardware Security am Fraunhofer AISEC, welche Chancen und Herausforderungen im Design sicherer Hardware bestehen und wie sich Systeme wirksam vor Angriffen und Manipulation schützen lassen. Außerdem beleuchtet er die Bedeutung von Hardwaresicherheit für Europa und zeigt auf, welchen Beitrag das Fraunhofer AISEC im Rahmen der APECS-Pilotlinie zur Absicherung von Chiplets liefert.